# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-185737

(43) Date of publication of application: 13.08.1991

(51)Int.CI.

H01L 21/336

H01L 29/784

(21)Application number: 01-324298

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

. 14.12.1989


(72)Inventor: HOSHI MASAKATSU

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

### (57)Abstract:

PURPOSE: To eliminate a danger of a mask alignment dislocation, to make an element easily fine, to arrange that a parasitic transistor is hard to turn on and to shorten a production process by a method wherein a second insulating film is left, in a self— aligned manner, on a sidewall of a laminated film in a first opening part, a second opening part is formed, a source region is etched by making use of the second insulating film as a mask and a recessed part which passes the source region and which reaches a base region is formed.

CONSTITUTION: The whole surface of a second insulating film 30 is etched back; one part 30a of the second insulating film is left, in a self-aligned manner, on a sidewall of a laminated film; a second opening part 31a is formed. In succession, a first N-source region 25 exposed in the second opening part 31a ts etched by making use of the following as a mask: the laminated film which is composed of a first insulating film 28, a gate electrode film 27 and a gate insulating film 26; and the



insulating film 30a which has been left on the sidewall of the laminated film. A recessed part 32 which passes the source region 25 and which reaches a P-base region 24 is formed. Thereby, a danger of a mask alignment dislocation is eliminated, an element can be made easily fine, an ON resistance can be reduced, a base resistance is reduced, a parasitic transistor is hard to turn on and a production process can be shortened.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

⑩ 日本国特許庁(JP)

①特許出願公開

## ◎ 公 開 特 許 公 報 (A) 平3−185737

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)8月13日

H 01 L 21/336 29/784

8728-5F H 01 L 29/78 3 2 1 P 審査請求 未請求 請求項の数 1 (全8頁)

会発明の名称 半導体装置の製造方法

②特 頤 平1-324298

20出 願 平1(1989)12月14日

⑫発 明 者 星

正 勝 神

神奈川県川崎市幸区小向東芝町1 株式会社東芝多摩川工

場内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 諸田 英二

明細書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

1 一導電型の半導体層から成るドレイン領域と、この半導体層内に形成された反対導電型のベース領域内に形成された一導電型のソース領域と、このソース領域と前記ドレイン領域とに挟まれた前記ベース領域上にゲート 絶縁限を介して形成されたゲート電極とを有する半導体装置の製造方法において、

(イ)的記一導電型半導体層の主表面上に、ゲート絶縁脱、ゲート電極膜及び第1の絶縁膜をこの順に積層する工程と、

(ロ)第1絶縁膜、ゲート電極膜及びゲート絶縁 膜から成る的記積層膜に、的記半導体層の主表面 が露出する第1の開口部を形成する工程と、

(ハ)第1 関口部より不能物をドープして前記半 事体層内に反対導電型のベース領域を形成する工程と、 (ニ) 第1 開口部より不純物をドープして前記ベース領域内に一導電型のソース領域を形成する工程と、

(ホ)前記半導体層の主扱面上に第2の絶縁膜を 堆積した後、第2絶縁膜をエッチングし、第1開 口部の前記積層膜の側壁に第2絶縁膜を自己整合 的に残して第2の開口部を形成する工程と、

(へ) 前記積層膜及びこの積層膜の側壁に残した 前記第2絶縁膜をマスクとして、第2の側口部に 露出するソース類域をエッチングし、このソース 領域を貫通して前記ペース領域に達する凹部を形 成する工程とを、

合むことを特徴とする半導体装置の製造方法。 3. 発明の絆細な説明

[発明の目的]

(産業上の利用分野)

本売明は、半導体装置の製造方法に関するもので、特に二重拡散形絶縁ゲート電界効果トランジスタ(Double Diffusion HOS FET。以下D - MOSFETと時記)等のMOS型電界効果トラン

ジスタ(MOS FET)の製造方法に使用され み

(従来の技術)

従来のMOS FETには、二重拡散を利用したD-MOS FETやV-Grove構造のMOS FETがある。 いずれの構造においても、業子のより一層の微細化により集積度の向上を計り、同一チップの大きさでのオン抵抗低減の努力が行なわれている。

第5図(a)は従来のNチャネルD-MOSFETの断面構造図である。 同図において、 符号1は半導体基板上の高濃度N型層である。 この高濃度N型層1上には、エピタキシャル成長により形成された低濃度のP型ペース領域(P・ペース領域)3及びチャネルとなるP型ペース領域(P・ペリース領域4内にはN型ソース領域(Nソース領域となるPペース領域4内にはN型ソース領域5とに挟まれるP

のエミッタはNソース領域5、ベースはPベース 領域4及びP・ベース領域3、コレクタはN型層 2にそれぞれ対応する。

次に第6 図を参照して、上記D-MOS FE Tの従来の製造方法の一例について説明する。 同図 (a) に示すように、高濃度 N型層 1 及び低濃度の N型層 2 を有する半導体基板 1 の表面に酸化膜 (Si O。) 1 1 を形成する。 続いてこの酸化膜 1 1 に関口部 1 2 を形成した後、この関口部より P型不純物をドープして P・ベース領域 3 を形成する。

次に同図(b)に示すように、酸化脱11を除去した後、ゲート絶縁膜(SiO。)6を形成はる。 このゲート絶縁膜6上に多結品シリコン版7を堆積する。 次に同図(c)に示すように、リソグラフィー技術により多結品シリコンと膜により多結品シリコンと膜によりを通してP型不純物をはオン注入する。 その後、鉱散を行なうことが形成口部13の外側に広がるPベース領域4が形成

ベース領域4上にはゲート絶縁隊6を介してゲート電板膜7が形成されている。 このゲート電板膜7は、絶縁膜8で覆われている。 この絶縁膜8に設けられたソースコンタクト開口部14を介してソース電極層9が設けられている。 又高温度N型層1上にドレイン電極層10が設けられている。

このD-MOS FETは、ゲート電板限7に しきい値電圧を超えるトリガー電圧を与えると、 ゲート電板限7亩下のP型ペース領域にチャネル が形成され、オン状態になる。 又ゲート電圧が しきい値電圧以下の場合にはオフ状態になる。

この従来構造のD-MOS ドじ Tにおいては、Nソース領域 5、 P ベース領域 4、 P・ ベース領域 3 及び N 型 M 2 とから成る N P N 寄生トランジスタ T r が存在する構造となっている。 N ソース領域 5 直下の P ベース領域 4 の低抗を R a とすれば D ー M O S P E T とこの寄生トランジスタ T r とは同図 (b) に示す 電気 等価 回路で みわすことができる。 即ちこの寄生トランジスタ T r

次に同図(d)に示すように開口部13内のゲート絶縁版6を除去し、リソグラフィ技術によりレジスト版15を開口部13内に残し、続いて、開口部13内に露出する半導体基板にN型不純物をイオン注入する。 続いて拡散を行ない、同図(d)に示すようにNソース領域5を形成する。

その後、同図(e)に示すように多結晶シリコン膜7の上に、例えばCVD法により層間絶縁膜8を形成した後、リソグラフィ技術により開口部14を形成し、更にソース電極層9を形成し、第5図(a)に示すD-MOS FETが得られる。

 わせずれを考えて、少なくとも1 μ m 以上必要であり、同様にソースコンタクト頭口部 1 4 に露出した N ソース領域 5 の距離 a も少なくとも1 μ m 以上必要である。 従って従来の製造方法により、オン氏抗を下げるために敵組化する場合でも、マスク合わせずれがあるので、ゲート電極限間の距離しょの縮小には限界があり、素子の敵組化が困難であった。

又D-MOS FETはモータドライブ用やスイッチング・レギュレータガ式の電波用といると、ロリカ 高額 作を発生している。 このようなと、し負荷 数 に発生に発生に発生に発生に発生に発生に発生に対して、ア生との関係をして、アナンジスタがオン動作して、のいて、アース版技に。には過渡的なベースにはのい、エミッタとベース間に電位差 Voe がエミッタ・ベース接合の立たがにない。

ク合わせずれを考慮する必要がある。 このため ゲート 電極間の距離し s の減少には限界があり、 楽子の飲細化及び微細化に伴うオン抵抗の低減が 難しいという課題がある。 又マスク合わせずれ のため N ソース領域の距離(a + b )の船小にも 限界があり、且つ N ソース領域 直下全面に P \* ベース領域を形成することが難しく、ベース抵抗 R a の低減には限界があり、寄生トランジスタ動作を抑えることが難しいという課題があった。

本発明の目的は、MOS FET等の製造方法において、マスク合わせずれの心配がなく、素子の数細化が容易であり、オン抵抗の低減が得られ、 且つソース領域の距離の縮小等によりベース抵抗 Raを低減し、存生トランジスタがオンしにくく なると共に、製造工程を短縮できるMOS FE Tの製造方法を提供することである。

## [発明の構成]

(課題を解決するための手段とその作用)

本発明の半導体装置の製造方法は、一導電型の 半導体層から成るドレイン領域と、この半導体度 り電圧を越えると寄生トランジスタはオンする。 従ってペース低抗R。が大きい程、より大きな電 位差 V e E が生じ寄生トランジスタT r が動作しや すく、破壊しやすくなる。 しかし餌配のように マスク合わせずれがあるので、ソース領域の距離 (a + b) の額小には限界があり、ペース低抗 R。の低減には限界があった。

又従来のD-MOS 「ETは、Nソース領域5の直下にP・ベース領域3を形成してベース領域3を小さくするようにしている。 しかしの 漁皮のP・ベース領域3を、Nソース領域5のの下全面にわたって形成しようとすると、マスク会わせずれがあるので、ゲートしきい領域の正を決めるチャネル領域漁皮にこのP・ベース領域の水の大い影響を及ばす場合があり、この方法により、ス低抗R。を低減するのにも関邦があった。

(発明が解決しようとする課題)

これまで述べたように従来の製造方法では、関 り合うゲート電極間の距離(しs )或いはNソー ス領域の距離(a + b )を決めるためには、マス

内に形成された反対等電型のベース領域と、この
ベース領域内に形成された一等電型のソース領域と、この
と、このソース領域上にゲート絶縁機を介して
が成されたゲートで
を主導体を登響体験を
が立たおいて、 (イ・) 前記一等電量を
が立たおいて、 (イ・) 前記一等電量を
が立て、 が一トに、が一トを
はなるないが、 (の) がいる工程と、 (の) がいるがいるが、 (の) がが、 (の) がいるが、 (の)

(ニ)第1 間口部より不純物をドープして前記ペース領域内に一導電型のソース領域を形成する工程と、 (ホ)前記半導体層の主表面上に第2の絶縁膜を堆積した後、第2 絶縁膜をエッチングクし、第1 関口部の前記積層膜の関型に第2 絶縁膜を自己整合的に残して第2の関口部を形成する工程と、 (へ)前記積層膜及びこの積層膜の関係

に残した前記第2絶縁限をマスクとして、第2の 関口部に露出するソース領域をエッチングし、こ のソース領域を貫通して前記ペース領域に達する 凹部を形成する工程とを、 含むことを特徴とす るものである。

上記製造方法において、第1個日部は、ベース 領域及びソース領域形成のための不純物拡散窓で ある。 チャネルの長さは前記(ハ)及び(二) 記載の工程で、両領域の不統物の拡散長の差で決 められる。 前記(ホ)記載の工程において、第 2 関口部は、堆積された第2 絶縁膜のほぼ金面を、 望ましくは異方性エッチングによりエッチバック し、第1個日都の削型に厚さ L (第1図 (e)参 照)の第2絶縁膜の一部を残して形成される。 即ち第2回日都は、結果的に第1周日都の開璧が 内側に長さんだけ収縮した形状となる。 又この 長さえは、第1絶縁膜等から成る前記積層膜の厚 さ又は第2絶縁膜の堆積厚さによって調節するこ とができる。 又この工程ではマスクを必要とせ ず、第2周口部は自己整合的に形成される。

ゲート絶縁膜26及び例えば多結晶シリコンから 成るゲート電極膜27を形成し、例えばCVD法 (Chemical Vapor Deposition ) により第1の絶 緑版 (Si O2 ) 28を厚さ 0.5μm ~3 μm 堆 積する(前記(イ)の工程)、 次に同図(b) に示すようにPEP (Photo Engraving Process ) 技術により、第1絶縁膜28、ゲート電極膜27 及びゲート絶縁膜26から成る積層膜に、N型層 22の主表面が織出する第1の閉口部31を形成 する(前記(口)の工程)。 次に例えばポロン (B)のようなP型不純物をドープして拡散し、 P型ベース領域(反対導電型ベース領域)·24を 形成する(前記(ハ)の工程)。 次に同図(c) に示すように、第1周日部31より、例えばヒ素 (AS)のようなN型不純物をドープして拡散し、 第1のNソース領域25を形成する(前記(二) の工程)。 次に同図(d)に示すように、例え は.C V D技術により、酸化物 (Si O, ) や多結 晶シリコンから成る第2の絶縁膜30を厚さ0.5 Д B. ~ 4 Д B 堆積する。 次に同因(e)に示す

上記(イ)ないし(へ)記載の工程を含む本発明の半導体装置の製造方法においては、例えば (へ)記載の凹部形成後、凹部を含む第2開口部 に導電部材を充填し、ソース電極層を形成する等 により半導体装置が得られる。 本発明の製造方 法では、ソース領域及びベース領域形成に際し、 マスク合わせずれの心配がなく、素子の微晶化が 容易で、オン低抗の低減が可能である。 又微短に 化により、ベース低抗が低減できるので、破壊に 強く、更にマスク合わせ工程を削減できるので、 製造工程を短縮できる。

#### (実施例)

本売可の製造方法について、NチャネルD-M OS FETを例にとり評述する。 第1図(a) ないし(f)は本売可の第1実施例を示す断面図 である。

第1図(a)に示すように、符号21は高温度 N型層であり、この高濃度N型層21上には例えばエピタキシャル成長により形成された低温度の N型層22(一導電型半導体層)がある。 更に

ように、例えば反応性イオンエッチング(RIE) 等の異方性エッチングにより、第2絶縁膜30の 全面をエッチバックし、前記積層膜の側壁に第2 絶縁膜の一部30aを自己整合的に残し、第2の 開口部31aを形成する(前記(ホ)の工程)。

 ソース領域25を貫通してPベース領域24に連する凹部32を形成する(前記(へ)の工程): 次に同図(f)に示すように、ソース電板層29 を形成し、D-MOS FETが得られる。

第2図は本発明の第2の実施例を示す断面図である。 なお第1図と同符号は等しい部分又は対応する部分を表わし、説明を省略することもある (後述の第3図及び第4図に対しても同じ)。

本実施例においては、第1図(e)に示す工程、叩ち第2開口部31aに凹部32を形成した後、この凹部より例えばボロン(B)のようなP型不統物を、イオンドーズ量10 \*\*~10 \*\* atoms/cm²で、約30~100 keVの注入エネルギーによって注入拡散して、高濃度P\*ベース領域23を形成した後、ソース電価層29を形成して、第2図に示すD-MOS FCTが得られる。

この P \* ベース 飢 展 2 3 により、ベース 飢 風 と ソース 電 極 層 2 9 との 電 気 接触が とり や すく、 更 にベース 抵抗 R 。の 低減ができ、 寄生 トランジス タがオンしにくくなる。

数の凹部を形成する工程との間に他の工程を挟む 例である。

本実施例では、第1実施例の第2開口部形成工 程(第1図(d)及び(e)参照)を行なった後、 切4図 (a) に示すように郊2 開口部3 1 a より 例えばリン(P)のようなN型不純物を注入、拡 放して第2のNソース領域25a を第1Nソース 領域25より深く、Pベース領域24に連するよ うに形成する。 この時、第1Nソース領域25 の形成に例えばヒ紫(As)を、第2Nソース領 娘25aの形成に第1Nソース領域25のN型不 鉱物より拡散係数の大きい例えばリン(P)を用 いることにより、ダイ図(a)に示す2 段ソース 構造が得られる。 又第1Nソース領域25の形 成には、例えばイオンドーズ量を約10<sup>14</sup> atoms/ cn<sup>2</sup> 以下、イオン注入エネルギーを例えば40keV 以下でN型不植物を注入、拡散して形成する。 他方第2'Nソース領域25aの形成には例えばイ オンドーズ量を約10° atoms/cm²以上、イオン ·注入エネルギーを例えば50keV以上でN型不純物

第3図は本発明の第3の実施例を示す断面図である。 本実施例においては、的配第2実施例で示した高濃度P・ペース領域23を形成した工程後、第1絶縁限28及び側壁に残した絶縁限30aを更に 0.5~2 μa エッチバックして第2 間口部31a を広げ、第1ソース領域25の露出して、第3図に示すD-MOS FETが得られる。この時、第2個口部31a を広げることにより、第1ソース領域25の露出が増した領域の正理をより、第1ソース領域25の露出が増した領域の正理をより、第1ソース領域25の露出が増した領域の正理とより、第1ソース領域25の露出が増した領域の正理とより、第1ソース領域25の震災を表及び30aのエッチバックの限度に依存し、本実施例では 0.5~2 μn

本実態例の方法によれば、第2実態例で得られる効果のほかに、第1ソース領域25の露出領域が増し、第1Nソース25とソース電極層29との電気接触がとりやすくなる。

第4図は木発明の第4の実施例を示す断面図である。 本実施例は特許請求の範囲第1項(ホ)記載の第2開口部を形成する工程と、同(へ)記

第4実施例では、ゲート電極限27の下のPベース領域24のチャネル長を短くすることなく、ソース領域とソース電極層29との電気接触がとりやすくなっている。

第1ないし第4実施例で説明したように、本発明によるD-MOS FETの製造方法において

本発明の製造方法は、上記第1ないし第4実態例に限定されるものでなく、前記実態例に示す工程の一部を組み合わせた製造方法であっても差支えない。 又本発明は、前記実態例で使用した各層の膜厚、不純物注入ドーズ量、注入エネルギー等の特定のパラメータに限定されない。 又実態例としてD-MOS FETを取り上げたが、「

2 4 … 反対導な型ベース領域(Pベース領域)、
2 5 … 一導電型ソース領域(第 1 N ソース領域)、
2 5 a … 一導電型ソース領域(第 2 N ソース領域)、
2 6 … ゲート絶縁膜、 2 7 … ゲート電極膜、
2 8 … 第 1 絶縁膜、 2 9 … ソース電極層、
3 0 … 第 2 絶縁膜、 3 0 a … 残された第 2 絶縁膜、 3 1 … 第 1 開口部、 3 1 a … 第 2 開口部、

特許出願人 株式会社 東 芝 代理人 - 弁理士 諸田 - 英二

G B T 等その他の半導体装置に対しても本発明を 適用できることは勿論である。


#### [発明の効果]


これまで述べたように、本発明の製造方法によれば、マスク合わせずれの心配がなく、素子の徴組化が容易であり、オン既核の低減が得られ、且つソース領域の距離の縮小等によりベース抵抗に。を低減し、寄生トランジスタがオンしにくくなると共に製造工程が短額できるD-MOS 「ET等の製造方法を提供することができる。


#### 4. 図面の簡単な説明

新1図、第2図、第3図及び第4図はそれぞれ 本売明の製造方法の第1、第2、第3及び第4実 維例を示すD-MOS FETの断面図、第5図 (a)は従来のD-MOS FETの断面図、第5図 図(b)はその等価回路図、第6図は第5図(a) のD-MOS FETの従来の製造方法を示す断 価図である。

22…一導電型半導体層又はドレイン領域、 23…反対導電型ベース領域(P\*ベース領域)、











第 1 图 (1)


## 特開平3-185737 (ア)


























# 5 DZ








(b)

(d)



(e)

